DATA MEMORY WITH SYNCHRONOUS READ TESTBENCH

Tóm tắt các giai đoạn kiểm thử của Testbench (T0 -> T7)

- **T0 — Khởi tạo toàn bộ bộ nhớ (Initialization):** Ghi ngẫu nhiên vào toàn bộ 256 từ (1 KiB) với i_rden = 0 và i_wren = 1 để nạp dữ liệu chuẩn ban đầu cho toàn bộ vùng nhớ.
- **T1 — Kiểm tra đọc đồng bộ (Registered Read Latency):** Kiểm tra cơ chế đọc có độ trễ 1 chu kỳ clock, xác nhận dữ liệu o_rdata chỉ cập nhật và hợp lệ đúng sau sườn lên (posedge i_clk).
- **T2 — Kiểm tra giữ dữ liệu (i_rden = 0 Hold State):** Kéo i_rden = 0 trong khi biến đổi địa chỉ và dữ liệu ghi để xác nhận o_rdata giữ nguyên giá trị đọc của chu kỳ trước đó.
- **T3 — Kiểm tra Little-Endian & 4 đường Byte Lane (i_bmsk):** Thử ghi đè từng byte (Lane 0 đến Lane 3) tại địa chỉ 0x1000_0100 để đảm bảo thứ tự byte đúng chuẩn Little-Endian.
- **T4 — Kiểm tra tất cả 16 trường hợp của i_bmsk (0 ... 15):** Thử nghiệm mọi tổ hợp ghi 4-bit mask trên cùng một ô nhớ để kiểm tra độ chính xác của mạch giải mã byte mask.
- **T5 — Kiểm tra Đọc/Ghi đồng thời (Simultaneous Read/Write):** Thực hiện vừa đọc vừa ghi cùng một địa chỉ trong 1 chu kỳ clock, kiểm tra tính đúng đắn của chính sách RW_POLICY = 0 (Read-Before-Write trả về dữ liệu cũ, chuẩn M10K RAM).
- **T6 — Kiểm tra địa chỉ biên & Ngoài vùng (Boundaries & Out-Of-Range):** Thử ghi/đọc ở địa chỉ đầu (0x1000_0000), địa chỉ cuối (0x1000_03FC) và các địa chỉ bất hợp lệ (yêu cầu lệnh đọc trả về 0, hủy lệnh ghi và không gây ra hiện tượng ghi nhầm/aliasing).
- **T7 — Fuzzing Test (40,000 chu kỳ):** Thử nghiệm tải cao liên tục với 80% truy cập địa chỉ hợp lệ và 20% truy cập ngoài dải địa chỉ cùng các thao tác đọc/ghi ngẫu nhiên.